Адаптивная архитектура конвейера с разделяемой памятью и выборочной упорядоченностью для высокопроизводительной потоковой обработки данных
Аннотация
Дата поступления статьи: 05.02.2025В данной работе представлена адаптивная архитектура вычислительного конвейера, позволяющая повысить пропускную способность и снизить задержку при обработке потоковых данных в реальном времени как в одно-, так и в многопроцессорных системах. В отличие от преимущественно концептуальных моделей или узко ориентированных алгоритмов, практический эффект проявляется в достижении измеримого роста производительности за счёт уменьшения числа повторных копирований данных и синхронизационных издержек или гибкой настройки порядка входных и выходных данных. Архитектура использует разделяемую память для исключения дублирования буферов, применяет каналы передачи данных в зависимости от потребности в упорядочивании, а также предусматривает репликацию процессов внутри или между ядрами центрального процессора. Эксперименты показали, что предложенная архитектура обеспечивает как высокую пропускную способность, так и малые задержки, вводя минимальные накладные расходы на пересылку данных и синхронизацию процессов. Тем самым архитектура служит гибкой и масштабируемой основой для широкого круга приложений реального времени — от систем видеонаблюдения и робототехники до распределённых платформ обработки больших массивов данных.
Ключевые слова: параллелизм, многопроцессорные вычисления, вычислительный конвейер, масштабирование производительности, очереди, разделяемая память
.