Операция нахождения остатка от деления – это арифметическая операция, играющая большую роль в теории чисел. Важнейшую роль эта операция имеет при проектировании устройств, использующих, модулярную арифметику. Модулярная арифметика обладает высоким параллелизмом и часто используется с данными большой размерности, для ускорения вычислений. При работе с модулярной арифметикой, зачастую используются данные больших размерностей (порядка 128-512 бит). Для нахождения их модулярного представления требуется эффективный способ найти остаток от деления многоразрядных чисел на соответствующий набор модулярных базисов. В статье исследуются варианты построения устройств нахождения остатка от деления, для больших размерностей входных данных, в которых делитель p - является константой и известен на этапе проектирования устройства. Исследуются варианты реализации таких устройств, определяются их оптимальные параметры и проводится сравнение задержки и площади по сравнению с Verilog операцией «%» как при синтезе в СБИС, так и в ПЛИС.

Ключевые слова: модулярная арифметика, система остаточных классов, вычет, остаток от деления, САПР

05.13.01 - Системный анализ, управление и обработка информации (по отраслям)

В данной статье предложены варианты частичного резервирования сбоеустойчивых структур программируемых логических интегральных схем (ПЛИС) посредством формирования внутренней структуры из макроячеек, с возможностью исправления одиночных обратимых сбоев в вентилях схемы. Предложены варианты минимизации встроенной избыточности. Проведена экспериментальная работа, по формированию сбоеустойчивых проектов комбинационных схем в базисе сбоеустойчивых ПЛИС.

Ключевые слова: комбинационная схема, ПЛИС, программируемые логические интегральные схемы, LUT, логический синтез, повышение сбоеустойчивости, система автоматизации проектирования (САПР), инжектирование ошибок, кратковременные единичные сбои

05.13.05 - Элементы и устройства вычислительной техники и систем управления

В статье представлен метод создания модели комбинационной схемы, реализованной в базисе ПЛИС на основе её исходного описания. Данная модель представляет собой эквивалентную логическую схему в базисе внутренних логических элементов ПЛИС. Полученная схема может быть использована для расчета различных параметров, таких как быстродействие, площадь, потребляемая мощность и т. д. В статье предлагается использовать данную модель для оценки сбоеустойчивости по отношению к одиночным ошибкам, возникающим в комбинационных участках схемы или в регистрах конфигурации. Кроме того, полученная эквивалентная схема может быть модифицирована и повторно синтезирована в среде САПР для повышения логической устойчивости к одиночным сбоям. Непосредственная оценка маскирующих свойств логической схемы по исходному описанию невозможна из-за процесса синтеза и существенного изменения структуры схемы, а оценка характеристик сбоеустойчивости после размещения в кристалл недоступна из-за отсутствия в современных САПР (Altera Quartus II, Xilinx ISE, Synopsys Synplify) необходимых инструментов для получения эквивалента схемы на уровне логических вентилей. Единственной возможностью является создание собственных инструментов анализа нет-листа и построение модели комбинационной схемы для оценки её сбоеустойчивости.

Ключевые слова: оценка сбоеустойчивости, ресинтез, комбинационные схемы, ПЛИС, инжектирование ошибок

05.13.05 - Элементы и устройства вычислительной техники и систем управления